1
2
3
4
考試科目名稱： 數字電路
考試科目代碼： 841
考試形式：筆試
考試時間：180分鐘
滿分： 150分
參考書目：
閻石 《數字電子技術基礎》 第六版，高等教育出版社，2016
一、試卷結構：
1、簡答題 3 小題，每題10分，共30分
2、分析題 4 小題，每題15分，共60分
3、設計題 2小題，每題20分，共40分
4、綜合分析題 1 題，共20分
二、考試范圍：
1、數制與碼制
(1)、考核知識點
數制的表示方法;常用數制的轉換;二進制代碼;二進制的算術運算。
(2)、考核要求
1)理解解二進制、八進制、十進制、十六進制的表示方法;
2)掌握各進制數制之間的轉換方法;
3)了解二進制算術運算的特點;
4)理解原碼、反碼和補碼;
5)理解并掌握BCD碼、余3碼、格雷碼的表示和特點。
(3)、考核重點
1)數制之間的轉換，例如：十進制數轉換為二進制數、八進制數、十六進制數、等進制數;
2)8421BCD碼和余3碼，能將十進制數用8421BCD碼或余3碼表示。
2、邏輯代數基礎
(1)、考核知識點
三種基本邏輯運算;邏輯代數的基本公式和常用公式;邏輯代數的基本定理;邏輯代數及其描述方法;邏輯函數的化簡。
(2)、考核要求
1)掌握三種基本的邏輯運算;
2)掌握基本的邏輯代數的基本定律和規則;
3)掌握邏輯函數的表示方法及其相互轉換;
4)熟練掌握邏輯函數的化簡。
(3)、考核重點
1)邏輯函數的卡諾圖化簡法，能根據邏輯函數填寫卡諾圖，并化簡為最簡與或式、最簡或與式、最簡與非-與非式、最簡或非-或非式、最簡與或非式。
2)邏輯函數的最小項、最大項的表示方法。
3、門電路
(1)、考核知識點
半導體二極管門電路;TTL門電路;CMOS門電路
(2)、考核要求
1)了解邏輯電路的一般特性;
2)了解MOS管和BJT管的開關特性;
3)了解CMOS和TTL門電路的組成和工作原理;
4)掌握典型CMOS和TTL門電路的邏輯功能、特性、主要參數和使用方法。
(3)、考核重點
1)典型CMOS和TTL門電路的輸入輸出特性，CMOS和TTL門電路多余輸入端處理措施，TTL電路與CMOS電路接口電平匹配問題。
2)OC門上拉電阻選擇問題。
4、組合邏輯電路
(1)、考核知識點
組合邏輯電路的分析方法和步驟;組合邏輯電路的設計方法和步驟。
(2)、考核要求
1)掌握組合邏輯電路的特點、分析方法和設計方法;
2)掌握編碼器、譯碼器、數據選擇器、加法器、數值比較器等典型組合邏輯電路的邏輯功能及使用方法。
(3)、考核重點
1)門電路、74138譯碼器、74151數據選擇器構成的組合邏輯電路的分析;
2)用門電路、74138譯碼器、74151數據選擇器實現指定功能組合邏輯電路;
3)7448集成芯片和數碼管構成的顯示電路的分析。
5、觸發器
(1)、考核知識點
SR觸發器、D觸發器、JK觸發器、T觸發器、T’觸發器
(2)、考核要求
1)了解各類觸發器的動作特點;
2)掌握各類觸發器的邏輯功能及描述。
(3)、考核重點
觸發器之間的邏輯功能轉換，例如將D觸發器轉換為JK觸發器使用。
6、時序邏輯電路
(1)、考核知識點
時序邏輯電路的分析方法和步驟;時序邏輯電路的設計方法和步驟。
(2)、考核要求
1)理解時序邏輯電路的特點和分類;
2)掌握時序邏輯電路的描述方法;
3)掌握時序邏輯電路的分析方法;
4)掌握同步時序邏輯電路的設計方法;
5)了解若干典型時序邏輯集成電路及其應用。
(3)、考核重點
1)由JK觸發器或D觸發器構成的同步時序邏輯電路的分析;
2)用JK觸發器或D觸發器設計指定功能要求的同步時序邏輯電路;
3)74161、74194等集成芯片構成的同步時序邏輯電路的分析;
4)用74161集成計數芯片設計任意進制(或變模)計數器或序列信號發生器等電路。
7、脈沖波形的產生和整形電路
(1)、考核知識點
單穩態電路、施密特電路、多諧振蕩器、555定時器
(2)、考核要求
1)了解單穩態電路的特點與結構，理解由門電路構與單穩態電路的工作原理，了解集成單穩態電路的特點;
2)了解施密特電路的特點與結構，理解由門電路構成的施密特電路的工作原理，了解施密特電路的應用;
3)了解多諧振蕩器的特點與結構，理解由門電路構成的多諧振蕩器的工作原理，理解由施密特電路的構成的多諧振蕩器的工作原理;
4)理解555定時器的結構和工作原理，掌握由555定時器構成的單穩態電路、施密特電路和多諧振蕩器的電路結構及工作原理。
(3)、考核重點
555定時器構成的單穩態電路、施密特電路和多諧振蕩器的相關分析計算。
原標題：南昌航空大學2025年研究生入學考試自命題考試大綱
文章來源：https://yjs.nchu.edu.cn/zsgz/tzgg0__xwdt/tzgg4/zsgg/content_174134
