1
2
3
4
課程名稱(chēng) 集成電路設計基礎
參考書(shū)目
1. 李偉華，VLSI設計基礎(第三版)，北京：電子工業(yè)出版社，2013.6。
2. R· Jacob Baker，CMOS電路設計、布局與仿真(第三版)，北京 :人民郵電出版社，2014
3. 郝躍，微電子概論(第2版)，北京：電子工業(yè)出版社，2011.6。
復習的總體要求
本課程以硅集成電路為基礎，要求全面掌握有關(guān)集成電路設計的專(zhuān)業(yè)基礎知識，重點(diǎn)是集成電路設計概論、MOS器件原理與特性、CMOS邏輯部件、MOS集成電路制造工藝基礎、集成電路設計與工藝接口及版圖設計基礎、晶體管規則陣列設計、集成電路版圖設計、單元庫設計技術(shù)、常用微處理器單元、集成電路測試技術(shù)與可測試性技術(shù)、模擬單元與變換電路。
主要復習內容
一、集成電路設計概論
集成電路發(fā)展歷程、分類(lèi)、設計方法、主流制造技術(shù)、設計開(kāi)發(fā)主流程、常用術(shù)語(yǔ)及概念。
二、MOS器件原理與特性
MOS場(chǎng)效應晶體管的工作原理、電特性、模型和基本模型參數、MOS器件技術(shù)的發(fā)展與挑戰。
三、CMOS邏輯部件
CMOS倒相器設計方法、常見(jiàn)CMOS邏輯門(mén)的原理與設計方法。
四、MOS集成電路制造工藝基礎
集成電路工藝環(huán)境、集成電路基本加工工藝、CMOS基本工藝流程。
五、集成電路設計與工藝接口及版圖設計基礎
設計與工藝接口問(wèn)題及工藝對設計的制約、版圖設計中電學(xué)設計規則與幾何設計規則的基礎、工藝檢查與監控。
六、晶體管規則陣列設計
全NMOS結構的ROM電路設計及版圖、MOS晶體管開(kāi)關(guān)邏輯電路及應用、PLA電路設計及應用、門(mén)陣列電路和版圖設計。
七、單元庫設計技術(shù)
單元庫概念、常見(jiàn)標準單元設計(反相器、輸入、輸出單元)。
八、常用微處理器單元
常用微處理器單元的電路圖及工作原理。
九、集成電路測試技術(shù)與可測試性技術(shù)
集成電路故障模型、測試矢量生成、可測試性技術(shù)概念。
十、模擬單元與變換電路
模擬集成電路基本單元、基本偏置電路、放大電路。
原標題：上海電力大學(xué)2025年招收攻讀碩士學(xué)位研究生招生簡(jiǎn)章、目錄簡(jiǎn)介及考試大綱
文章來(lái)源：https://xxgk.shiep.edu.cn/e6/68/c525a255592/page.htm
